(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-122608 (P2000-122608A)

(43)公開日 平成12年4月28日(2000.4.28)

| (51) Int.Cl. ⁷ | | 微別配号 | FΙ | | | テーマコード(参考) |
|---------------------------|------|------|---------|------|------|--------------------|
| G09G | 3/30 | | C 0 9 G | 3/30 | J | 5 C 0 8 0 |
| | 3/20 | 611 | | 3/20 | 611A | |
| | | 641 | | | 641D | |

審査請求 未請求 請求項の数7 OL (全 10 頁)


| (21)出廢番号 | 特顧平10-291213 | (71)出顧人 000002369 |
|----------|---------------------------|---|
| | | セイコーエプソン株式会社 |
| (22) 出顧日 | 平成10年10月13日(1998, 10, 13) | 東京都新宿区西新宿2 丁目4番1号 |
| | | (72)発明者 小澤 徳郎 |
| | | 長野県諏訪市大和3丁目3番5号 セイコ |
| | | ーエプソン株式会社内 |
| | | (74)代理人 100093388 |
| | | 弁理士 鈴木 喜三郎 (外2名) |
| | | Fターム(参考) 50080 AA18 BB05 DD03 DD07 DD26 |
| | | EE29 FF12 CC12 JJ02 JJ03 |
| | | JJ05 JJ06 |
| • | | |
| | | |

(54) 【発明の名称】 表示装置及び電子機器

(57)【要約】

【課題】 大きな電流値を有する駆動電流を用いて発光 素子を駆動することができると共に、無駄な電流消費を 抑制して低消費電力化することが可能な表示装置を提供 する。

【解決手段】 基板上にマトリクス状に形成された複数の画素 1 1 内に夫々含まれる電流駆動型のライトエミッティングポリマー14と、予め設定された単位電流量を有する単位電流をデジタル画像信号(Sga、Sgb、Sgc)に含まれるディジタル値に対応して加算することにより当該ディジタル画像信号(Sga、Sgb、Sgc)をアナログ画像信号Salc変換し、当該アナログ画像信号Salcでがリマー14に印加して当該ライトエミッティングポリマー14を夫々自発光させる電流加算型のD/Aコンバータ23と、を備える。



【特許請求の範囲】

【請求項1】 基板上にマトリクス状に形成された複数の画素内に夫々含まれる電流駆動型の複数の発光手段と、

予め設定された単位電流量を有する単位電流をデジタルデータ信号に含まれるディジタル値に対応して加算することにより当該ディジタルデータ信号をアナログデータ信号に変換し、当該アナログデータ信号を各前記発光手段に印加して当該発光手段を夫々駆動する電流加算型のデジタル/アナログ変換駆動手段と、を備えることを特徴とする表示装置。

【請求項2】 請求項1に記載の表示装置において、 走査信号が供給される走査線と、

前記デジタル/アナログ変換駆動手段に接続されると共に、前記アナログデータ信号が供給されるデータ線と、各前記画素内において前記走査線、前記データ線及び前記発光手段に夫々接続され、前記走査線から供給された前記走査信号に対応して前記アナログデータ信号を前記発光手段に供給し、当該発光手段を駆動するスイッチング手段と、

を更に備えることを特徴とする表示装置。

【請求項3】 請求項2に記載の表示装置において、 各前記スイッチング手段はポリシリコン薄膜トランジス タであることを特徴とする表示装置。

【請求項4】 請求項1から3のいずれか一項に記載の表示装置において、

前記デジタル/アナログ変換駆動手段は、前記デジタル データ信号により示されるデジタル値に対応した電流量 を有する電流を各前記発光手段に印加するカレントミラ 一回路を含むことを特徴とする表示装置。

【請求項5】 請求項1から4のいずれか一項に記載の表示装置において、

前記デジタルデータ信号に対応して前記発光手段を発光させる期間中、当該発光手段の電流-輝度特性において輝度が電流量に比例して変化する範囲の電流量以下の予め設定された所定の電流量を有する加重電流を常に各前記発光手段に対して夫々印加する加重電流印加手段を各前記発光手段毎に更に備えることを特徴とする表示装置。

【請求項6】 請求項1から5のいずれか一項に記載の 表示装置において、

各前記発光手段は、ライトエミッティングポリマーであることを特徴とする表示装置。

【請求項7】 請求項1から6のいずれか一項に記載の表示装置を備えたことを特徴とする電子機器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、いわゆるライトエミッティングポリマー等の電流駆動型の発光素子(すなわち、素子に流される電流量に比例して発光輝度が変化

する発光素子)と、当該発光素子の発光動作を制御する 薄膜トランジスタ(以下、TFT (ThinFilm Transist or)と称する。)とを画素毎に備えたアクティブマトリ クス型の表示装置及び当該表示装置を備えた電子機器の 技術分野に属し、より詳細には、当該発光素子の駆動方 法及び当該発光素子を備えた電子機器の技術分野に属す る。

[0002]

【従来の技術】従来、上記した電流駆動型の発光素子を画素毎に備えるアクティブマトリクス型の表示装置をデジタル化された画像信号で駆動し、当該画像信号に対応する画像を表示する場合には、一般に、当該デジタル化された画像信号をアナログ画像信号に変換した後、データ線及び上記TFT(走査線から供給される走査信号に基づいて駆動され、各発光素子に接続されている。)を介して当該アナログ画像信号を当該発光素子に印加して自発光させる構成が取られている。

【0003】ここで、上記画像信号をアナログ画像信号 に変換する際には、いわゆるデジタル/アナログ変換器 (以下、単にD/Aコンバータと称する。)を用いる必要がある。

【0004】このとき、D/Aコンバータとして従来から一般的なものには、いわゆる容量型のD/Aコンバータと、いわゆる抵抗型のD/Aコンバータとがある。

【0005】このうち、抵抗型のD/Aコンバータには、抵抗をはしご状に接続したいわゆるラダー抵抗を用いたD/Aコンバータがあり、当該ラダー抵抗を用いたD/Aコンバータは集積化が容易なので上記アクティブマトリクス型の表示装置内に組み込むには好適である。【0006】

【発明が解決しようとする課題】しかしながら、上記ラダー抵抗を用いたD/Aコンバータを用いた場合に、大きな電流値を有する駆動電流を用いて電流駆動型の発光素子を駆動するためには、当該D/Aコンバータを構成する各抵抗の抵抗値を小さくする必要があり、従って全体としての消費電力が増加してしまうという問題点があった。この問題点は、駆動すべき多数の発光素子に対応する多数のデータ線の夫々について上記D/Aコンバータを備えなければならない上記アクティブマトリクス型の表示装置においては、無駄な電流消費を招来するものとして特に大きな影響を及ぼすものである。

【0007】これに対して、上記容量型のD/Aコンバータを用いた場合には、大きな電流値の駆動電流を得るためには、当該D/Aコンバータ内の容量値を大きくする必要があり、この場合には、集積化が困難になってしまうという問題点が生起することとなる。

【0008】そこで、本発明は、上記の各問題点に鑑みて成されたもので、その課題は、大きな電流値を有する 駆動電流を用いて発光素子を駆動することができると共 に、無駄な電流消費を抑制して低消費電力化することが 可能な表示装置及び当該表示装置を用いた電子機器を提供することにある。

[0009]

【課題を解決するための手段】上記の課題を解決するために、請求項1に記載の発明は、透明基板等の基板上にマトリクス状に形成された複数の画素内に夫々含まれる電流駆動型の複数のライトエミッティングボリマー等の発光手段と、予め設定された単位電流量を有する単位電流をデジタルデータ信号に含まれるディジタル値に対応して加算することにより当該ディジタルデータ信号をアナログデータ信号に変換し、当該アナログデータ信号を各前記発光手段に印加して当該発光手段を夫々駆動する電流加算型のデータ線駆動回路等のデジタル/アナログ変換駆動手段と、を備える。

【0010】請求項1に記載の発明の作用によれば、薄膜化された電流駆動型の複数の発光手段は、基板上にマトリクス状に形成された複数の画素内に夫々含まれる。【0011】そして、電流加算型のデジタル/アナログ変換駆動手段は、単位電流をデジタルデータ信号に含まれるディジタル値に対応して加算することにより当該ディジタルデータ信号をアナログデータ信号に変換し、当該アナログデータ信号を各発光手段に印加して当該発光手段を夫々駆動する。

【0012】よって、電流駆動型の発光手段を電流加算型のデジタル/アナログ変換駆動手段で駆動するので、大きな駆動能力で発光手段を駆動できると共に、無駄な駆動電流の発生を抑制して低消費電力化することができる。

【0013】上記の課題を解決するために、請求項2に記載の発明は、請求項1に記載の表示装置において、走査信号が供給される走査線と、前記デジタル/アナログ変換駆動手段に接続されると共に、前記アナログデータ信号が供給されるデータ線と、各前記画素内において前記走査線、前記データ線及び前記発光手段に夫々接続され、前記走査線から供給された前記走査信号に対応して前記アナログデータ信号を前記発光手段に供給し、当該発光手段を駆動するTFT等のスイッチング手段と、を更に備える。

【0014】請求項2に記載の発明の作用によれば、請求項1に記載の発明の作用に加えて、走査線には走査信号が供給される。

【0015】一方、デジタル/アナログ変換駆動手段に 接続されたデータ線にはアナログデータ信号が供給される。

【0016】そして、各画素内において走査線、データ 線及び発光手段に夫々接続されスイッチング手段は、走 査線から供給された走査信号に対応してアナログデータ 信号を発光手段に供給し、当該発光手段を駆動する。

【0017】よって、画素毎にスイッチング手段を備えて発光手段を駆動するので、高精細な画像を表示するこ

とができる。

【0018】上記の課題を解決するために、請求項3に 記載の発明は、請求項2に記載の表示装置において、各 前記スイッチング手段はポリシリコン薄膜トランジスタ であるように構成される。

【0019】請求項3に記載の発明の作用によれば、請求項2に記載の発明の作用に加えて、各スイッチング手段がポリシリコン薄膜トランジスタであるので、発光手段を駆動するための大電流が長期間流れても発光手段に対する駆動能力が低下することがない。

【0020】上記の課題を解決するために、請求項4に記載の発明は、請求項1から3のいずれか一項に記載の表示装置において、前記デジタル/アナログ変換駆動手段は、前記デジタルデータ信号により示されるデジタル値に対応した電流量を有する電流を各前記発光手段に印加するカレントミラー回路を含む。

【0021】請求項4に記載の発明の作用によれば、請求項1から3のいずれか一項に記載の発明の作用に加えて、デジタル/アナログ変換駆動手段に含まれるカレントミラー回路は、デジタルデータ信号により示されるデジタル値に対応した電流量を有する電流を各発光手段に印加する。

【0022】よって、カレントミラー回路により電流を 印加するので、効率的にアナログデータ信号を発光手段 に供給するすることができる。

【0023】上記の課題を解決するために、請求項5に記載の発明は、請求項1から4のいずれか一項に記載の表示装置において、前記デジタルデータ信号に対応して前記発光手段を発光させる期間中、当該発光手段の電流一輝度特性において輝度が電流量に比例して変化する範囲の電流量以下の予め設定された所定の電流量を有する加重電流を常に各前記発光手段に対して夫々印加するTFT等の加重電流印加手段を各前記発光手段毎に更に備える。

【0024】請求項5に記載の発明の作用によれば、請求項1から4のいずれか一項に記載の発明の作用に加えて、各発光手段毎に備えられた加重電流印加手段は、デジタルデータ信号に対応して発光手段を発光させる期間中、当該発光手段の電流 - 輝度特性において輝度が電流量に比例して変化する範囲の電流量以下の予め設定された所定の電流量を有する加重電流を常に各発光手段に対して夫々印加する。

【0025】よって、発光手段において印加されたアナログデータ信号の電流量に比例した輝度が得られるので、供給されたデジタルデータ信号に正確に対応した画像を得ることができる。

【0026】上記の課題を解決するために、請求項6に 記載の発明は、請求項1から5のいずれか一項に記載の 表示装置において、各前記発光手段は、ライトエミッティングボリマーであるように構成される。 【0027】請求項6に記載の発明の作用によれば、請求項1から5のいずれか一項に記載の発明の作用に加えて、各発光手段は、ライトエミッティングボリマーであるので、高輝度な画像が得られる。

【0028】上記の課題を解決するために、請求項7に 記載の電子機器は、請求項1から6のいずれか一項に記 載の表示装置を備えて構成される。

【0029】請求項7に記載の発明の作用によれば、電子機器内に請求項1から6のいずれか一項に記載の表示装置を備えるので、低消費電力で効率的に画像を表示することができる。

[0030]

【発明の実施の形態】(I)表示装置の実施形態 次に、本発明に好適な実施の形態について、図面を用いて説明する。

【0031】始めに、図1を用いて、本発明が適用されるアクティブマトリクス型の表示装置の全体構成について、その概要を説明する。

【0032】図1にその平面図を示すように、実施形態の表示装置1では、その基体である透明基板10の中央部分が実際に画像が表示される表示部2とされている。そして、当該透明基板10の表示部2以外の外周部のうち、図1に向かって上側と下側には、表示すべき画像に基づいてデータ線6に対して画像信号を出力するデジタル/アナログ変換駆動手段としてのデータ線駆動回路3と、製造途中や出荷時の表示装置1の品質、欠陥等を検査するための検査回路4とが形成されている。

【0033】また、当該外周部のうち、図1に向かって 左側と右側には、表示すべき画像に基づいて走査線7に 対して走査信号を出力する走査線駆動回路5が形成され ている。

【0034】更に、透明基板10上において、検査回路4の外側には、上記画像信号や各種の電圧及びパルス信号等を外部から入力するための実装端子9が形成されている。

【0035】ここで、表示部2内においては、一のデータ線6と一の走査線7とが交差する領域が一の画素11 とされており、当該画素11内には、後述(図3参照) するように、発光手段としてのライトエミッティングボ リマーや駆動用のTFT等が形成されている。

【0036】更に、表示部2においては、後述(図3参照)の蓄積容量のための容量線8が各画案11内で走査線7に平行に配設されている。

【0037】次に、上述した画素11内に含まれる構成部材について図2及び図3を用いて説明する。なお、図2は、画素11内に薄膜化技術により形成されているTFT等の配置を示す平面図であり、図3は、一の画素11毎の等価回路である。

【0038】図2に示すように、一の画素11内には、 後述するライトエミッティングポリマー(薄膜化されて おり、より具体的にはスペーサ層、有機発光層及び正孔注入層等が積層されて構成されている。そして、流れる電流の電流量に比例した輝度で自発光する。)に対して電流を印加するための画素電極12と、当該画素電極12に対してデータ線6からの画像信号を供給するためのスイッチング手段としてのTFT13が形成されている。このとき、当該TFT13及び画素電極12は薄膜化されて形成されており、更にTFT13については、ボリシリコンを材料とする半導体層(チャネル領域、ソース領域及びドレイン領域が形成される半導体層)を備えている。

【0039】また、画素電極12に対向する位置には、 当該画素電極12との間で後述(図3参照)する蓄積容量を形成するための上記容量線8が配設されている。

【0040】ここで、実施形態の表示装置1においてライトエミッティングポリマーに用いる発光材料等について、より具体的に説明する。

【0041】当該ライトエミッティングポリマーは、発 光に寄与する発光体が有機材料である発光素子である。 そして、主な特徴としては、以下のようなものが挙げら れる。

【0042】(1)インキ化及び溶液化等が容易で薄膜 形成能に富んでおり、これにより薄膜化する際に短時間 でできると共に、多層薄膜化が容易である。

【0043】(2)薄膜化した時の物理的強度が高く、これによりエージング(経年変化)による結晶化又は凝集が生じ難いと共に黒点のような表示欠陥が発生し難い。

【0044】(3) 所望の形状へのパターンニングが容易であり、感光性を有する材料を用いることが可能で、インクジェット技術や印刷技術等を用いて直接的にパターンニングすることができる。

【0045】(4)分子設計が極めて多様で、機能付加 又は発光色の制御等が可能であり、これにより、色再現 性が高く、さらに感光性を機能付加することが可能であ る。

【0046】更に、当該有機材料として用いられる物質について具体的には、赤からオレンジ色の発光色を有するものとしては、例えば、ポリ [2-(2'-エチルへキシロキシ)-5-メトキシ-1、4-フェニレンビニレン](間のC₁C₁のPPV)又はポリ [2-(3,7-ジメチルオクチロキシ)-5-メトキシ-1、4-フェニレンビニレン](同のC₁C₁のPPV)又はポリ [2-(2'-エチルへキシロキシ)-5-メトキシー1、4-フェニレン-(1-シアノビニレン)](同MEH-CN-PPV)等があり、また赤色の発光色を有するものとしては、ポリ [2,5-ビス(ヘキシロキシ)-1、4-フェニレン-(1-シアノビニレン)](同CN-PPV)又はポリチオフェン等があり、更に緑色の発光色を有するものとしては、ポリ(パラ-フェ

ニレンビニレン)(同PPV)又はポリ [2-(ジメチルオクチルシリル)-1,4-フィニレンビニレン] (同DMOS-PPV)等があり、青から緑色の発光色を有するものとしては、m-LPPP等があり、青色の発光色を有するものとしては、ポリ(パラフェニレン) (同PPP)、DO-PPP、PDAF又はP3V/P5V等がある。

【0047】次に、一の画素11内に含まれている各構成部材の等価回路について、図3を用いて説明する。 【0048】図3に示すように、一の画素11内においては、TFT13のゲート電極Gが走査線7に接続され、ソース電極Sがデータ線6に接続され、更にドレイン電極Dはライトエミッティングボリマー14及び蓄積容量15の一端に夫々接続されている。そして、当該ライトエミッティングボリマー14及び蓄積容量15の他端は、図示しない所定の固定電位に夫々共通的に接続されている。

【0049】次に、図3に示す等価回路を用いて一の画素11における発光動作について説明する。

【0050】ライトエミッティングポリマー14が消灯している初期状態においては、走査線7に走査信号は印加されておらず、従って、TFT13はオフ状態である。

【0051】次に、後述するデータ線駆動回路3の動作によりデータ線6に対して画像信号に対応したアナログ画像信号が供給され、当該アナログ画像信号の供給に対応するタイミングで走査線7に対して走査線駆動回路5から走査信号が印加されると、TFT13はオン状態となり、データ線6により伝送されるアナログデータ信号がソース電極Sからドレイン電極Dへ流れ、更にライトエミッティングポリマー14及び蓄積容量15における一方の電極に印加される。

【0052】そして、印加されたアナログデータ信号の 電流量に比例した輝度で当該ライトエミッティングポリ マー14が自発光を開始すると共に、蓄積容量15に電 荷が蓄積され始める。

【0053】その後は、データ線6からのアナログデータ信号の供給が終了しても、蓄積容量15に蓄積された 電荷が残存している間は引き続きライトエミッティング ポリマー14に電流が流れ続け、発光が継続される。

【0054】次に、本発明に係るデータ線駆動回路3の構成及び動作について、図4及び図5を用いて説明する。なお、図4は当該データ線駆動回路3の概要構成を示すブロック図であり、図5は、図4に示すデータ線駆動回路3のうち後述する第2ラッチ回路とD/Aコンバータの一の画案11のみに対応する部分の細部構成を示す回路図である。

【0055】また、以下に説明するデータ線駆動回路3 の構成は、実装端子9を介して外部から入力される画像 信号が3ビットのデジタル画像信号である場合について 説明するものである。更に、図4に示すデータ線駆動回路3は、各TFT13をいわゆる線順次に駆動するための駆動回路である。

【0056】図4に示すように、データ線駆動回路3は、シフトレジスタ20と、スイッチ24及び25と、第1ラッチ回路21と、第2ラッチ回路22と、一のデータ線6毎に設けられたD/Aコンバータ23とにより構成されている。

【0057】また、第1ラッチ回路21は、画像信号における各ピットに対応して、ラッチ回路21Aとラッチ回路21Bとラッチ回路21Cとにより構成されている。

【0058】更に、第2ラッチ回路22は、画像信号における各ビットに対応して、ラッチ回路22Aとラッチ回路22Bとラッチ回路22Cとにより構成されている

【0059】次に、動作を説明する。

【0060】スイッチ25及び第1ラッチ回路21は、外部から入力される3ビットのデジタル画像信号Sgを、シフトレジスタ20の制御に基づいてサンプリングする。

【0061】次に、スイッチ24は、外部から入力されるラッチ信号S1で示されるタイミングで、上記サンプリングされた各ビット毎のデジタル画像信号Sgを第2ラッチ回路22内の夫々のラッチ回路22A乃至22Cへ転送する。

【0062】そして、第2ラッチ回路22は、各画素1 1内のライトエミッティングボリマー14を線順次駆動 するタイミングで、上記転送された各ビット毎のデジタ ル画像信号Sgを夫々のデータ線6毎にD/Aコンバー タ23へ出力する。

【0063】次に、各D/Aコンバータ23は、入力されているデジタル画像信号Sgを各データ線6毎に当該デジタル画像信号Sgで示されるデジタル値に比例した大きさの電流値を有するアナログ画像信号に変換し、各データ線6に供給する。

【0064】その後、当該アナログ画像信号により、上記各TFT13を介してライトエミッティングポリマー14に所定の電流が印加され、当該ライトエミッティングポリマー14が発光されることとなる。

【0065】次に、図5を用いて、本発明に係るD/Aコンバータ23の細部構成及び動作について説明する。【0066】図5に示すように、D/Aコンバータ23は、デジタル画像信号Sgにおける第1ビット(20に相当する。)を示す第1ビット信号Sgaに対応した設けられたスイッチ30A、31A及びTFT32Aと、デジタル画像信号Sgにおける第2ビット(21に相当する。)を示す第2ビット信号Sgbに対応した設けられたスイッチ30B、31B及びTFT32Bと、デジタル

画像信号Sgにおける第3ビット(22に相当する。)を

示す第3ビット信号Sgcに対応した設けられたスイッチ30C、31C及びTFT32Cと、各ビットに共通的に設けられたTFT33及び加重電流印加手段としてのTFT34と、抵抗35乃至38と、ゲート切換回路39とにより構成されている。ここで、図5から明らかなように、TFT32A、32B、32C及び34の夫々とTFT33とでカレントミラー回路を構成している。【0067】更に、TFT32A、32B、32Cの夫々におけるチャネル幅は、TFT32Aのチャネル幅をWとすると、TFT32Bのチャネル幅は2Wであり、TFT32Cのチャネル幅は4Wとされている。なお、このとき、TFT32A、32B、32C、33及び34のチャネル長は相等しいものとする。

【0068】これにより、TFT33とTFT32Aが同時にオン状態となったときにTFT32Aに流れる電流Iは、TFT33に流れる電流をiとし、TFT33のチャネル幅をwとすると、

 $I = i \times (W/w)$

となり、次に、TFT33とTFT32Bが同時にオン 状態となったときにTFT32Bに流れる電流 I は、 I = i × (2W/w) = 2I

となる。更に、TFT33とTFT32Cが同時にオン状態となったときにTFT32Cに流れる電流 I " は、 I " = i × (4 W/ w) = 4 I

となる。

【0069】一方、TFT34のチャネル幅は、TFT33と当該TFT34とが同時にオン状態となったときに、ライトエミッティングボリマー14の電流-輝度特性(図6参照)において輝度が電流量に比例して変化する範囲の電流量のうち最も小さい電流量Itを有する電流がTFT34に流れるようなチャネル幅とされている。

【0070】次に、動作を説明する。

【0071】図5に示すように、ラッチ回路22Aは、第1ビット信号Sgaに基づき、画素11を線順次に駆動するタイミングで、当該第1ビット信号Sgaが「1」のときスイッチ31Aをオンとすると同時にスイッチ30Aをオフとする。更に同様のタイミングで、当該第1ビット信号Sgaが「0」のときスイッチ31Aをオフとすると同時にスイッチ30Aをオンとする。

【0072】これと同様に、ラッチ回路22Bは、第2ビット信号Sgbに基づき、ラッチ回路22Aと同じ画素11を線順次に駆動するタイミングで、当該第2ビット信号Sgbが「1」のときスイッチ31Bをオンとすると同時にスイッチ30Bをオフとする。更に同様のタイミングで、当該第2ビット信号Sgbが「0」のときスイッチ31Bをオフとすると同時にスイッチ30Bをオンとする。

【0073】更にまた、ラッチ回路22Cは、第3ビット信号S&に基づき、ラッチ回路22A又は22Bと同

じ画素11を線順次に駆動するタイミングで、当該第3ビット信号Sgcが「1」のときスイッチ31Cをオンとすると同時にスイッチ30Cをオフとする。更に同様のタイミングで、当該第3ビット信号Sgcが「0」のときスイッチ31Cをオフとすると同時にスイッチ30Cをオンとする。

【0074】これにより、TFT32A、32B及び32Cは、当該各スイッチ30A乃至30C及び31A乃至31Cの動作に基づいて、夫々にTFT33とカレントミラー回路を構成し、夫々各ビットの「1」又は「0」に応じて上記電流1 「2は1"をデータ線6

「O」に応じて上記電流I、I' 又はI" をデータ線6 に供給するか (ビットが「1」のとき) 又は供給しない ように (ビットが「O」のとき) する。

【0075】そして、TFT32A、32B又は32C を流れた電流I、I'又はI"は、相互に加算され、アナログ画像信号Saとしてデータ線6を介してTFT1 3のドレイン電極Dに印加される。

【0076】次に、上述した動作をより具体的に例示しつつ図5を用いて説明する。

【0077】以下の説明では、例として、第2ビット信号Sgb及び第3ビット信号Sgcが夫々「1」であり、第1ビット信号Sgaが「0」である場合、すなわち、デジタル画像信号Sgとして「6」($=2^0\times0+2^1\times1+2^2\times1$)が入力されている場合について説明する。【0078】デジタル値「6」を有するデジタル画像信号Sgは、上記第1ラッチ回路21及びスイッチ25によりサンプリングされた後、夫々のビット毎に第1ビット信号Sga、第2ビット信号Sgb又は第3ビット信号Sgcとして夫々ラッチ回路22A、22B及び22Cに入力される。

【0079】このとき、第1ビット信号Sgaは「0」であるので、ラッチ回路22Aは、画素11を線順次に駆動するタイミングで、スイッチ31Aをオフとすると同時にスイッチ30Aをオンとする。これにより、TFT32Aにおいては電流Iは流れない。

【0080】一方、第2ビット信号Sgbは「1」であるので、ラッチ回路22Bは、画素11を線順次に駆動するタイミングで、スイッチ30Bをオフとすると同時にスイッチ31Bをオンとする。これにより、TFT32Bには上記電流I'(=2I)が流れる。

【0081】次に、第3ビット信号Sgcは「1」であるので、ラッチ回路22Cは、画素11を線順次に駆動するタイミングで、スイッチ30Cをオフとすると同時にスイッチ31Cをオンとする。これにより、TFT32Cには上記電流I"(=4I)が流れる。

【0082】従って、アナログ画像信号SaとしてTF T13に供給される電流値は、2I+4I=6Iとなる。今、デジタル画像信号Sgとして入力されたデジタル値は「6」であるので、これにより、ライトエミッティングポリマー14が当該デジタル値に対応する輝度 (すなわち、デジタル値「1」に対応する輝度の6倍の 輝度)で発光することとなる。

【0083】一方、上述したTFT32A乃至32Cの動作と並行して、ゲート切換回路39は、第1ビット信号Sga乃至第3ビット信号Sgcのうち、いずれか一の信号が「1」のとき、TFT34をオン状態とする。

【0084】このとき、TFT34は、TFT33との間で常にカレントミラー回路を構成しており、当該TFT34がオン状態となると、ライトエミッティングボリマー14の輝度が電流量に比例して変化する範囲の電流量のうち最も小さい電流量Itを有する電流をデータ線6に供給するように構成されているので、結果として、画素11内のライトエミッティングボリマー14をいずれかの輝度で点灯させるときには、電流値Itを有する加重電流が上記アナログ画像信号Saに常に重畳されて流れていることとなる。

【0085】従って、ライトエミッティングボリマー14の輝度が流れる電流値に比例して変化する範囲で上記アナログ画像信号Saが供給されるので、当該ライトエミッティングボリマー14もアナログ画像信号Saの電流値(すなわち、デジタル画像信号Sgのデジタル値)に正確に比例した輝度で発光することとなる。

【0086】以上説明したように、実施形態の表示装置 1の動作によれば、電流駆動型のライトエミッティング ポリマー14を電流加算型のD/Aコンバータ23で駆 動するので大きな駆動能力で駆動できると共に、ライト エミッティングポリマー14を直接駆動する電流のみ用 いるので、無駄な駆動電流の発生を抑制して低消費電力 化することができる。

【0087】更に、画素11毎にTFT13を備えてライトエミッティングポリマー14を駆動するので、高精細であり且つ映像にクロストークのない高品位な画像を表示することができる。

【0088】また、各TFT13がポリシリコンにより 形成されている薄膜トランジスタであるので、ライトエ ミッティングポリマー14を駆動するための大電流が長 期間流れてもその駆動能力が低下することがない。

【0089】更にまた、D/Aコンバータ23内でカレントミラー回路を構成してアナログ画像信号Saを印加するので、効率的にアナログ画像信号Saをライトエミッティングボリマー14に供給することができる。

【0090】また、他方式のD/Aコンバータに比して も、構成に必要な素子数が極めて少ないため、特に表示 装置のように狭ビッチに配置される必要がある駆動回路 として適している。

【0091】更に、自発光する素子がライトエミッティングボリマー14であるので、適当な有機材料を分子設計することで高輝度且つ色再現性の豊かな画像が得られる。

【0092】なお、上記の実施形態では発光索子として

ライトエミッティングポリマー14を用いた場合について説明したが、本発明は、これ以外に、有機又は無機のEL (ElectroLuminescence) 素子等の電流駆動型の発光素子を用いた表示装置に対して広く適用することが可能である。

【0093】(II)電子機器の実施形態

次に、上述した実施形態の表示装置1を用いた種々の電子機器の実施形態について、図7乃至図9を用いて説明する.

【0094】上述の表示装置1を用いて構成される電子機器は、図7に示す表示情報出力源1000、表示情報処理回路1002、表示駆動回路1004、表示パネル1006、クロック発生回路1008及び電源回路1010を含んで構成される。

【0095】このうち、表示情報出力源1000は、ROM (Read Only Memory)、RAM (Random Access Memory)などのメモリ、テレビ信号を同調して出力する同調回路などを含んで構成され、クロック発生回路1008からのクロック信号に基づいて、ビデオ信号などの表示情報を出力する。

【0096】表示情報処理回路1002は、クロック発生回路1008からのクロック信号に基づいて表示情報を処理して出力する。この表示情報処理回路1002は、例えば増幅回路、相展開回路、ローテーション回路或いはクランプ回路等を含むことができる。

【0097】次に、表示駆動回路1004は、走査側駆動回路及びデータ側駆動回路を含んで構成され、表示パネル1006を表示駆動する。

【0098】そして、電源回路1010は、上述の各回路に電力を供給する。

【0099】上述した構成の電子機器として、図8に示すマルチメディア対応のパーソナルコンピユータ(PC)及びエンジニアリング・ワークステーション(EWS)、或いは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、POS端末、タッチパネルを備えた装置などを挙げることができる。

【0100】図8に示すパーソナルコンピユータ1200は、キーボード1202を備えた本体部1204と、本発明の表示装置を含む表示部1206とを有する。 【0101】

【発明の効果】以上説明したように、本発明によれば、電流駆動型の発光手段を電流加算型のデジタル/アナログ変換駆動手段で駆動するので、大きな駆動能力で発光手段を駆動できると共に、無駄な駆動電流の発生を抑制して低消費電力化することができる。

【0102】従って、低消費電力で効率的に高輝度な画像を得ることができる。

【図面の簡単な説明】

- 【図1】表示装置の全体構成を示す平面図である。
- 【図2】 画素部分の具体的な構成を示す平面図である。
- 【図3】画素部分の等価回路である。
- 【図4】データ線駆動回路の構成を示すブロック図である。
- 【図5】D/Aコンバータの細部構成を示す回路図である。
- 【図6】ライトエミッティングポリマーにおける電流 輝度特性を示す図である。
- 【図7】電子機器の概要構成を示すブロック図である。
- 【図8】パーソナルコンピュータの外観を示す正面図である。


【符号の説明】

- 1…表示装置
- 2…表示部
- 3…データ線駆動回路
- 4…検査回路
- 5…走查線駆動回路
- 6…データ線
- 7…走查線
- 8…容量線
- 9…実装端子
- 10…透明基板


11…画素

- 12…画素電極
- 13, 32A, 32B, 32C, 33, 34...TFT
- 14…ライトエミッティングポリマー
- 15…蓄積容量
- 20…シフトレジスタ
- 21…第1ラッチ回路
- 21A、21B、21C、22A、22B、22C…ラッチ回路
- 22…第2ラッチ回路
- 23…D/Aコンバータ
- 24, 25, 30A, 30B, 30C, 31A, 31
- B、31C…スイッチ
- G…ゲート電極
- D…ドレイン電極
- S…ソース電板
- Sg…デジタル画像信号
- Sga…第1ビット信号
- Sgb…第2ビット信号
- Sgc…第3ビット信号
- Sa…アナログ画像信号
- S1…ラッチ信号


【図1】



【図2】





固定電位へ




【図6】

ジイトエミッティングボリマーにおける電流一等度特性





【図7】



【図8】

